AMD annuncia Versal Premium Series Gen 2 e i primi dispositivi FPGA del settore dotati di CXL 3.1 e PCIe Gen6, con supporto LPDDR5X e connettività veloce.
Queste tecnologie di interfaccia e memoria di nuova generazione accedono ai dati in modo rapido ed efficiente tra processori e acceleratori. Analogamente, CXL 3.1 e LPDDR5X consentono di sbloccare risorse di memoria più rapidamente per soddisfare le crescenti esigenze di elaborazione e archiviazione in tempo reale.
Accelera la connettività host
AMD sostiene l’innovazione aperta attraverso il supporto di CXL, un’interconnessione standard di settore tra processori e dispositivi come gli acceleratori basati su FPGA. PCIe Gen6 offre una velocità di linea da 2 a 4 volte superiore rispetto agli FPGA concorrenti con supporto PCIe Gen4 o Gen5, mentre CXL 3.1 con PCIe Gen6 offre il doppio della larghezza di banda rispetto ai dispositivi concorrenti con CXL 2.13 a latenze simili, oltre a funzionalità di fabric e coerenza migliorate.
Aumento della larghezza di banda e dell’utilizzo della memoria
I SoC adattivi AMD Versal Premium Series Gen 2 accelerano la larghezza di banda della memoria per trasferimenti di dati più rapidi e reattività in tempo reale con la connettività di memoria LPDDR5X più veloce disponibile, fino a 8533 Mb/s. Questa memoria DDR ultraveloce consente una connettività host fino a 2,7 volte più veloce rispetto a dispositivi concorrenti comparabili con memoria LPDDR4/5.
Di conseguenza, la serie Versal Premium Gen 2 consente il pooling e l’estensione scalabile della memoria per più acceleratori, ottimizzando l’utilizzo della memoria e aumentando la larghezza di banda e la capacità.
Allocando dinamicamente un pool di memoria per più dispositivi, questi SoC sono in grado di migliorare l’utilizzo della memoria in un dispositivo a logica singola MH-SLD, consentendone il funzionamento senza fabric o switch, supportando al contempo fino a due host CXL.
Rafforza la sicurezza dei dati
Le funzioni di sicurezza avanzate aiutano a trasferire i dati in modo rapido e sicuro. È il primo dispositivo FPGA del settore a supportare l’integrità PCIe integrata e la crittografia dei dati (IDE) in hard IP. La crittografia in linea integrata nei controller di memoria DDR aiuta a proteggere i dati inattivi, mentre i motori crittografici ad alta velocità 400G aiutano il dispositivo a proteggere i dati degli utenti a velocità di linea fino a 2 volte superiori, consentendo transazioni di dati sicure più rapide.
Gli strumenti di sviluppo AMD Versal Premium Series Gen 2 dovrebbero essere disponibili nel secondo trimestre del 2025, seguiti dalla disponibilità di campioni di silicio entro l’inizio del 2026. Le spedizioni di produzione dovrebbero iniziare nella seconda metà del 2026.
